74LV165是8位并行负载或串行输入移位寄存器，末级提供互补串行输出（Q7和Q7）。并行负载(PL)输入为低电平时，来自D0至D7输入的并行数据会异步加载到寄存器中。输入PL为高电平时，数据在输入DS处串行输入寄存器。其随每次时钟正向跃迁向右移一位（Q0?→?Q1?→?Q2，以此类推）。通过将Q7输出连接到后一级的DS输入，该特性可实现并行到串行转换器扩展。

时钟输入为门控或结构，允许一个输入用作低电平有效时钟使能输入(CE)输入。CP和CE输入的针脚分配是任意的，为方便布局可颠倒。CE输入从低电平至高电平的跃迁应当仅在CP为高电平时发生，以便操作可预测。PL从低电平跃迁到高电平前CP或CE应当为高电平，以防激活PL时移位数据。

• 1.0 V至5.5 V的宽电源电压范围
• 同步并行到串行应用
• 最适合低压应用：1.0 V至3.6 V
• 同步串行输入，可实现轻松扩展
• 闭锁性能超过250 mA
• 5.5 V容压输入/输出
• 具有TTL电平的直接接口（2.7 V至3.6 V）
• 掉电模式
• 符合JEDEC标准：
  • JESD8-5（2.3 V至2.7 V）
  • JESD8B/JESD36（2.7 V至3.6 V）
  • JESD8-1A（4.5 V至5.5 V）
• ESD保护：
  • HBM JESD22-A114-A超过2000 V
  • MM JESD22-A115-A超过200 V
• 额定温度范围为-40?°C至+85?°C和-40?°C至+125?°C