PCKV857是高性能、低偏移、低抖动零延迟缓冲器，针对2.5 V VDD和2.5 V AVDD操作和差分数据输入和输出电平设计。

PCKV857是零延迟缓冲器，将差分时钟输入对(CLK, CLK)分配到十个差分时钟输出对(Y[0:9], Y[0:9])和一个差分反馈时钟输出对(FBOUT, FBOUT) 。时钟输出由时钟输入(CLK, CLK)、反馈时钟(FBIN, FBIN)和模拟电源输入(AVDD)控制。PWRDWN为高电平时，输出开关与CLK相位和频率相同。PWRDWN为低电平时，所有输出禁用高阻抗状态（三态），且PLL关闭（低功耗模式）。输入频率低于20MHz时，该器件还会进入低功耗模式。输入频率检测电路将检测低频率条件，并于随后应用> 20 MHz的输入信号后，该检测电路再次打开PLL并启用输出。

AVDD接地时，关闭并绕过PLL以进行测试。PCKV857还能够跟踪扩频时钟，从而降低EMI。

PCKV857的特点是工作温度从0到+70摄氏度。

• 根据JEDEC Standard JESD22进行ESD分类测试。保护符合方法A114，超出HBM 2000 V。
• 根据JEDEC Standard JESD78进行闭锁测试， 超出100 mA
• 根据JEDEC规范针对DDR（双数据速率）SDRAM应用中的时钟分配进行优化
• 1至10差分时钟分配
• 非常低的偏移(< 100 ps)和抖动(< 100 ps)
• 工作范围从2.2 V至2.7 V AV DD和2.3 V至2.7 V VDD
• SSTL_2接口时钟输入和输出
• CMOS控制信号输入
• 测试模式在启用缓冲器的同时禁用PLL
• 低电流关断模式
• 扩频输入时钟容限
• 使用SSTL16877或SSTV16857时提供完整的DDR解决方案
• 专为DDR 200和266 DIMM应用设计
• 采用TSSOP-48、TVSOP-48和VFBGA56（8个无连接）封装