PTN3460是一款（嵌入式）DisplayPort至LVDS桥接器，可实现（嵌入式）DisplayPort (eDP)源和LVDS显示面板之间的连接。对输入的DisplayPort (DP)流进行处理，执行DP至LVDS协议转换并以LVDS格式发送经过处理的流。

PTN3460有两个高速端口：连接DP源极（如CPU/GPU/芯片组）的接收端口和连接LVDS接收器（如LVDS显示面板控制器）的发送端口。PTN3460能够以1.62 Gbit/s或2.7 Gbit/s的链路速率接收DP数据流，并可支持单通道或双通道DP运行模式。它通过DP辅助(AUX)通道与DP源极互动，实现DP的链路调训和设置。

它支持单总线或双总线LVDS信号采样，色深为每像素18位或24位，像素时钟频率高达112 MHz。LVDS数据打包可采用VESA或JEIDA格式。此外，DP辅助接口可传送辅助通道I2C命令，并支持与LVDS面板进行EDID-DDC通信。为支持无EDID ROM的面板，PTN3460可以模拟EDID ROM特性，避免系统视频BIOS中的具体变化。

PTN3460高度灵活可在不同平台环境下实现最佳适配。该器件支持三种配置选项：多级配置针脚、DP AUX接口和I2C总线接口。

PTN3460可以仅由3.3 V电源供电或由双电源(3.3 V / 1.8 V)供电，其采用的是0.4 mm间距的HVQFN56 7 mm x 7 mm封装。

器件特性

• 嵌入式微控制器与片上非易失性存储器(NVM)可实现灵活的固件更新
• LVDS面板上（下）电顺序控制
• 固件控制的面板上（下）电顺序定时参数
• 无需外部定时参考
• 支持无EDID ROM面板的EDID ROM仿真：
  • 支持EDID结构v1.3
  • 多达七种不同EDID数据结构的片上EDID仿真
• 符合来自eDP源的PWM信号生成或PWM信号传输的eDP

DisplayPort接收器特性

• 符合DP v1.2和v1.1a
• 符合eDP v1.2和v1.1
• 支持具有1或2个通道的主链路运行
• 支持主链路速率：降低的比特率(1.62 Gbit/s)和高比特率(2.7 Gbit/s)
• 支持1 Mbit/s AUX通道
  • 支持本机AUX和I2C-over-AUX处理
• 支持可最大限度减少EMI的向下展频
• 集成式50Ω端接电阻在主链路通道和AUX通道上都提供阻抗匹配
• 可实现最佳信道补偿、器件灵活布置和CPU/GPU节电的高性能自动接收均衡
• 支持eDP身份验证选项：扰频器种子交替复位(ASSR)和交替成帧
• 支持Full Link调训和Fast Link调训
• 支持DisplayPort符号错误率测量

LVDS发射器特性

• 兼容ANSI/TIA/EIA-644-A-2001标准
• 支持符合JEIDA和VESA数据格式的RGB数据打包
• 支持从25 MHz到112 MHz的像素时钟频率
• 支持高达每秒112百万像素的单路LVDS总线操作
• 支持高达每秒224百万像素的双路LVDS总线操作
• 支持颜色深度选择：18 bpp、24 bpp
• 可最大限度减少EMI的像素时钟频率的可编程中心展频
• 支持双路LVDS总线模式下60 Hz时1920 x 1200的分辨率
• 可预补偿通道衰减或实现省电的可编程LVDS信号摆幅
• 通过针对以下各项编程可实现PCB灵活布线：
  • LVDS总线交换
  • 通道交换
  • 差分信号对交换
• 支持数据使能极性编程
• 用于EDID ROM访问的DDC控制 – 高达400 kbit/s的I2C总线接口

控制和系统特性

• 器件可编程性：
  • 可实现更广泛选择的多级配置针脚
  • 支持标准模式(100 kbit/s)和快速模式(400 kbit/s) 的I2C总线从机接口
• 电源管理：
  • 低功耗状态：DP AUX基于命令的低功耗模式(SET POWER)
  • 通过专用针脚实现的深度节电状态

基本信息

• 电源：带片上稳压器：
  • 3.3 V ±10 %（已开启集成式稳压器）
  • 3.3 V ±10 %、1.8 V ±5 %（已关断集成式稳压器）
• ESD：8 kV HBM，1 kV CDM
• 工作温度范围：0 °C至70 °C
• HVQFN56封装7 mm x 7 mm，0.4 mm间距；暴露式中心垫便于散热和电接地

• AIO平台
• 笔记本电脑平台
• 上网本/上网机